Direkt zum Inhalt springen
login.png Login join.png Register    |
de | en
MyTUM-Portal
Technical University of Munich

Technical University of Munich

Sitemap > Bulletin Board > Diplomarbeiten, Bachelor- und Masterarbeiten > Diplomarbeit / Masterthesis: Implementierung und Integration von RAM-Modellen zur Fehlerratenabschätzung
up   Back to  News Board    previous   Browse in News  next    

Diplomarbeit / Masterthesis: Implementierung und Integration von RAM-Modellen zur Fehlerratenabschätzung

03.08.2010, Diplomarbeiten, Bachelor- und Masterarbeiten

Diplomarbeit / Masterthesis am Lehrstuhl für Integrierte Systeme (LIS): Implementierung und Integration von RAM-Modellen zur Fehlerratenabschätzung

Moderne Halbleiterschaltungen werden in immer kleiner werdenden Strukturgrößen gefertigt. In diesen Schaltungen können selbst einzelne radioaktive Partikel fehlerhafte Zustände (Soft Errors) der Schaltung hervorrufen. Für eine kommerzielle Verwendung ist die Zuverlässigkeit von Schaltungen von großem Interesse. Als konventionelle Methode zur Bestimmung der Zuverlässigkeit und Fehleranfälligkeit von Schaltungen werden Logik-Simulationen durchgeführt, in denen Fehler in den Schaltungszustand eingebracht werden und deren Auswirkungen beobachtet werden. Die am LIS entwickelte sog. Backwards Analysis (BA) ist dagegen eine deterministische Methode zur Bestimmung der Fehlerrate, die keine statistischen Tests verwendet, weniger Rechenzeit erfordert und präzisere Ergebnisse liefert.

Die Funktion der BA enthält gegenwärtig nur die Möglichkeit einzelne Register als Speicher für Information zu berücksichtigen. Mit Hilfe dieser Arbeit soll ein generisches RAM-Modell entwickelt werden, das dann Bestandteil der Analyse wird. Dazu gilt es zuerst typische Anwendungsstrukturen von Speicherblöcken zu analysieren (Dual-Port-RAM, FIFOs,…) und eine systematische, parametrierbare Beschreibung der Speicher zu entwickeln. In den folgenden Schritten werden basierend auf dem Modell geeignete Erweiterungen zum BA-Algorithmus entwickelt und getestet. Mit Hilfe dieser Erweiterungen soll es möglich sein, nahezu alle möglichen Verwendungen von Speicherblöcken, speziell in FPGAs, ausreichend detailliert darzustellen und deren Verhalten auf digitaler Ebene nachzuvollziehen. Mit Hilfe der erweiterten BA wären dann Analysen von vollständigen SoC-Implementierungen möglich, weil in diesen Systemen Speicherblöcke eine große Rolle spielen.

Kontakt: Robert.Hartl@tum.de Lehrstuhl für Integrierte Systeme

More Information

http://www.lis.ei.tum.de/index.php?id=22

Todays events

no events today.

Calendar of events